基于AVR和CPLD的高速数据采集系统

时间:2021-06-29 21:50 作者:vnsc威尼斯城官网登入
本文摘要:輸出系统的信息内容大部分是模拟量输入,为使电子计算机必须应急处置这种模拟量输入,必不可少经过数据收集系统将模拟量输入转换变成数据量。CPLD是在PAL、GAL等逻辑性元器件的基本上发展趋势一起的,CPLD的经营规模比较大,合适于时钟频率、人组等时序逻辑电路的运用于场所,它的高集成度工作能力大大的扩大线路板的规格,降低了系统的成本费,并且必须提高系统的特性和可信性。

vnsc威尼斯城官网登入

輸出系统的信息内容大部分是模拟量输入,为使电子计算机必须应急处置这种模拟量输入,必不可少经过数据收集系统将模拟量输入转换变成数据量。CPLD是在PAL、GAL等逻辑性元器件的基本上发展趋势一起的,CPLD的经营规模比较大,合适于时钟频率、人组等时序逻辑电路的运用于场所,它的高集成度工作能力大大的扩大线路板的规格,降低了系统的成本费,并且必须提高系统的特性和可信性。针对一个成形的检测系统来讲,一般来说全是有收集存储一部分的,不论是电子信号、光信号灯不亮、响声数据信号、磁数据信号等在被探测仪对接到后绝大多数都务必转换变成模拟信号教授给CPU才可以顺利完成剖析、鉴别的全过程。

针对务必髙速收集并储存的系统,常常务必售卖划算的高速采集卡等机器设备,在根据CPLD、AVR等操控髙速ADC、存储等技术性的基本上,文中设计方案降低成本、髙速收集储存的硬件配置搭建。  1系统总体方案设计计划方案  系统运用ATmegal62做为主控制板,CPLD作为造成操控时钟频率,二者融合商议展开数据信息的收集与传送操控。图1得到其系统总体方案设计计划方案框架图。    数据收集系统的原理是:模拟量输入数据信号历经感应器后转换成工作电压量,根据ADC将模拟量输入转换为数据量,然后展开传送储存和应急处置。

在本系统中,在CPLD和AVR的操控下,将收集到的脉冲信号历经A/D元器件转换以后,转换結果再行运行内存到FIFO,再行拷贝到到非易失性FLASH列阵中,在其中FIFO不仅能够搭建运行内存作用,还能够解决困难A/D转换以后数据信息十位数跟FLASH储存器的手机充电线十位数不给出的对立面。  1.1收集一部分  本系统运用于的A/D转化器是MAXl308,它具有8地下通道可编程控制器配置,可对接数据輸出各自基因表达每一路地下通道;100ps地下通道间T/H给出;转换時间为0.72(多通道),0.9(2地下通道),1.2*地下通道),1.98s(8地下通道);骤然率是1075(多通道),90(2地下通道),680(4地下通道),456一千次/秒(8地下通道)。

别的特点还包含20MHzT/H輸出视频码率、并具有內部数字时钟、內部( 2.9V)或外界( 2.0~ 3.OV)标准,及其功耗低电量模式。  1.2操控与储存一部分  如图2下图是4个FLASH控制模块组应用生产流水线(pipeline)作业者,用以该方法能够处理FLASH加载速率迅速的缺陷。FLASH储存器的加载有两个环节:数据信息读取环节(根据I/0端口号将数据信息加载页存储器)和程序编写环节(在处理芯片內部,将页存储器的传输数据到数据存储器)。

因为程序编写环节是全自动展开的,不务必外界系统的干预,控制板能够展开别的事务管理的应急处置,如合理地快详细地址的计算等,进而节约系统开支。NAND型FLASH储存器的写成作业者以生产流水线方法展开,最先读取第一个FLASH控制模块组,数据信息读取完后后,第一个控制模块组转到数控编程软件环节:再行读取第2个FLASH控制模块组,数据信息读取完后后,第2个控制模块组转到数控编程软件环节;随后依次对第三个甚至第4个控制模块组展开作业者,当第4个控制模块组数据信息读取完后后,第一个存储芯片组早就数控编程软件完成,然后再行读取和数控编程软件组成生产流水线的工作方式。从全部系统整体实际效果看来,它依然在展开储存读取数据信息。

vnsc威尼斯城官网登入

    2编程设计与搭建  程序编写搭建收集一部分的作用,收集一部分时序图如图所示3下图。给出随意选择两根地下通道展开內部数字时钟剖析,图上为第三地下通道和第7地下通道,当操控数据信号造成低电频时,操控扩展槽起具有,启动收集作用,另外EOC扩展槽脉冲信号至较低。


本文关键词:基于,AVR,和,CPLD,的,高速,数据采集,系统,輸出,vnsc威尼斯城官网登入

本文来源:vnsc威尼斯城官网登入-www.sanmudesign.com